- De 16-laags HBM3e-chips zullen naar verwachting in 2025 worden uitgerold
- Nieuwe chips bieden verbeterde AI-leer- en gevolgtrekkingsmogelijkheden
- Gebruikers kunnen een lagere latentie verwachten, beweert Sk hynix
SK hynix heeft plannen aangekondigd om vier extra lagen toe te voegen aan zijn 12-HI HBM3e-geheugenchips om de capaciteit te vergroten.
Door deze stap zal het bedrijf de capaciteit vergroten van 36 GB naar 48 GB, en de halfgeleidergigant verwacht begin 2025 te beginnen met de distributie van voorbeeldproducten.
De aankondiging zou aanzienlijke prestatieverbeteringen kunnen opleveren voor organisaties die de AI-ontwikkeling opvoeren. HBM3e-chips hebben traditioneel maximaal twaalf lagen, maar met de komst van HBM4 kunnen gebruikers betere prestaties behalen.
Gestapeld en klaar
CEO van het bedrijf, Kwak Noh-Jung, kondigde de lancering aan tijdens de recente SK AI Summit in Seoul, waarbij hij opmerkte dat de upgrade de AI-leerprestaties en inferentiemogelijkheden aanzienlijk zal helpen verbeteren.
“We hebben 16 DRAM-chips gestapeld om een capaciteit van 48 GB te realiseren en geavanceerde MR-MUF-technologie toegepast die zich heeft bewezen voor massaproductie. Daarnaast ontwikkelen we hybride bondingtechnologie als back-upproces”, zei hij.
Kwak heeft initiële interne tests toegevoegd waaruit blijkt dat de 16-laags HBM3e zowel het AI-leren als de inferentie met respectievelijk 18% en 34% kan verbeteren vergeleken met eerdere 12-laags HBM3e
“De 16-laags HBM3E zal naar verwachting in 2025 op de markt worden gebracht”, onthulde Kwak.
HBM4 biedt ruim 10 Gbps per pin vergeleken met het high-end maximum van 9,2 Gbps van zijn voorganger. Alles bij elkaar zal dit bandbreedtemogelijkheden tot 1,5 TBps ontgrendelen, vergeleken met HBM3e's 1,2-plus TBps.
Bovendien verwachten fabrikanten dat HBM4 ook een lagere latentie zal leveren.
Onder de motorkap van het 16-Hi-product
Qua ontwerp is het 16-Hi-product ontwikkeld met behulp van Mass Reflow-Molded Underfill (MR-MUF)-technologie. Deze technologie van de volgende generatie kan het stapelen van chips zonder kromtrekken mogelijk maken die 40% dunner zijn dan conventionele alternatieven.
Dit levert ook een verbeterde warmteafvoer op dankzij het gebruik van nieuwe beschermende materialen, aldus het bedrijf.
Op dezelfde manier heeft hybride bonding ook duidelijke verbeteringen opgeleverd. Dit houdt in dat chips direct aan elkaar worden gebonden zonder dat er tijdens het stapelen een 'bult' tussen hoeft te ontstaan, merkte SK Hynix op.
“Dit vermindert de totale dikte van de chip, waardoor een hoge stapeling mogelijk is”, aldus het bedrijf in een aankondiging. “SK hynix kijkt naar zowel geavanceerde MR-MUF als hybride verbindingsmethoden voor 16-laags en hogere HBM-producten.”